طراحی ساخت یک تمام جمع کننده با قابلیت تحمل پذیری خطا با هدف کاهش توان مصرفی مدارها در دانشگاه آزاد

بر اساس قانون مور که گوردون مور، از بنیانگذاران شرکت اینتل در سال ۱۹۶۵ آنرا ارایه کرد، تعداد ترانزیستورهای روی یک تراشه (با مساحت ثابت) هر دو سال یکبار دو برابر خواهد شد. یکی از مشکلات تحقق این امر، دفع حرارت از مدارهای مجتمع است، تا به آنجا که در صورت عدم رفع این محدودیت نمی‌توان تعداد ترانزیستور بیشتری را در سطوح کوچکتر مدارهای VLSI قرار داد.
آقای مجید حق پرست عضو هیئت علمی دانشگاه آزاد اسلامی واحد شهر ری با همکاری دکتر کیوان ناوی در قالب پروژه دکترا خود، با هدف کاهش توان مصرفی مدارها، به پژوهش در زمینه مدارهای کوانتومی برگشت پذیر پرداخته است.
ایشان در گفتگو با بخش اخبار ستاد ویژه توسعه فناوری نانو در زمینه طرح‌های ارائه شده، بیان داشت:
” این پژوهش مشتمل بر چند طرح می‌باشد. در طرح‌ اول، ابتدا دروازه‌ای جدید با قابلیت Parity Preservation ارائه شده است. سپس با استفاده از آن، یک دروازه توفولی با قابلیت تحمل پذیری خطا پیاده سازی گردیده است. در طرحی دیگر، ابتدا سنتز یک دروازه‌ برگشت پذیر توفولی با قابلیت تحمل پذیری خطا پیشنهاد شده و در ادامه بر اساس آن، طراحی ساخت یک تمام جمع کننده با قابلیت تحمل پذیری خطا انجام پذیرفته است”.
مهندس حق پرست با بیان اینکه طرح مذکور، از تمامی جنبه‌ها از جمله ارزش کوانتومی، تعداد دروازه‌ها، تعداد ورودی‌های ثابت، تعداد garbage out put و حجم سخت افزاری نسبت به طرح‌های پیشین برتری دارد، تاکید کرد که به سبب عدم پیشرفت‌های فیزیکی لازم، پیاده سازی این مدارها تاکنون امکان پذیر نبوده است.
از این طرح‌ می‌توان در کامپیوترهای کوانتومی، سیستم‌های نانوالکترونیکی و موبایل‌های نسل آینده استفاده نمود.
جزئیات این پژوهش که از حمایت‌های تشویقی ستاد بهره‌مند شده در مجله applied science (جلد ۵، شماره ۵، صفحات ۵۲۳-۵۱۹، سال ۲۰۰۸) منتشر شده است.